半導(dǎo)體制造技術(shù)導(dǎo)論（第二版）第十三章半導(dǎo)體工藝整合白雪飛中國科學(xué)技術(shù)大學(xué)電子科學(xué)與技術(shù)系? 簡介? 晶圓準(zhǔn)備? 隔離技術(shù)? 阱區(qū)形成? 晶體管制造? 金屬高𝑘柵MOS? 互連技術(shù)? 鈍化提綱2簡介? CMOS工藝過程– 前端(FEOL)工藝：有源區(qū)、阱區(qū)注入、柵圖形化、晶體管源/漏極– 中端(MEOL)工藝：自對準(zhǔn)金屬硅化物、接觸孔圖形化和刻蝕、接觸孔鎢沉積和CMP– 后端(BEOL)工藝：互連、鈍化? 鋁互連：金屬疊層(Ti/TiN/Al-Cu/TiN)PVD和刻蝕、電介質(zhì)平坦化、通孔圖形化和刻蝕? 銅互連：通孔圖形化和刻蝕、溝槽圖形化和刻蝕、阻擋層(Ta/TaN)和銅籽晶層、銅電鍍和退火、金屬(Cu/Ta)CMP? Flash工藝過程– 前端工藝：有源區(qū)、字線、接觸位線/源線、源線、接觸位線、位線– 后端工藝：通孔、金屬層? DRAM工藝過程– 疊層電容工藝、深溝槽電容工藝、埋字線(bWL)工藝半導(dǎo)體工藝整合4晶圓準(zhǔn)備? CMOS工藝– <100>方向單晶硅晶圓– PMOS工藝使用N型晶圓– NMOS工藝使用P型晶圓– CMOS工藝可以使用N型和P型晶圓，但大部分使用P型晶圓– 高速CMOS芯片必須使用硅外延層? Bipolar和BiCMOS工藝– <111>方向單晶硅晶圓– 需要具有硅外延層晶圓形成一個重?fù)诫s深埋層晶圓準(zhǔn)備6NMOS芯片截面示意圖NMOS芯片截面示意圖7早期CMOS芯片截面示意圖早期CMOS芯片截面示意圖8隔離技術(shù)? 整面全區(qū)覆蓋氧化層– 在平坦的硅表面生長適當(dāng)厚度的氧化層，并進(jìn)行圖形化和刻蝕形成窗口– 外加電壓可以開啟或關(guān)閉芯片上的MOS管，但不能開啟寄生的MOS器件? 硅局部氧化 (LOCOS)– “鳥嘴”效應(yīng)占據(jù)大量硅表面區(qū)域– 多晶硅緩沖層(PBL)LOCOS工藝可降低“鳥嘴”效應(yīng)? 淺槽隔離 (STI)– 減小隔離氧化層所占據(jù)的硅表面空間– 消除LOCOS工藝元件區(qū)和氧化物表面之間的階梯? 自對準(zhǔn)淺槽隔離– Flash存儲芯片最常使用的隔離技術(shù)隔離技術(shù)10整面全區(qū)覆蓋氧化隔離整面全區(qū)覆蓋氧化隔離PMOS芯片示意圖11局部氧化隔離技術(shù)局部氧化(LOCOS)隔離技術(shù)12“鳥嘴”效應(yīng)LOCOS工藝的“鳥嘴”效應(yīng)(a) LOCOS“鳥嘴”示意圖；(b) 截面俯視圖13多晶硅緩沖層LOCOS工藝多晶硅緩沖層LOCOS工藝流程示意圖14早期STI工藝流程早期STI工藝流程示意圖15早期STI工藝流程早期STI工藝流程示意圖（續(xù)）16先進(jìn)STI工藝流程先進(jìn)STI工藝流程示意圖17先進(jìn)STI工藝流程18先進(jìn)STI工藝流程示意圖（續(xù)）自對準(zhǔn)STI的NAND閃存芯片具有自對準(zhǔn)STI的NAND閃存存儲芯片示意圖AA: 有源區(qū)；FG: 浮柵；CG: 控制柵；WL: 字線19自對準(zhǔn)STI的NAND閃存工藝自對準(zhǔn)STI的NAND閃存工藝過程(a) 柵氧化，多晶硅和氮化物硬掩蔽層沉積(b) 圖形化刻蝕氮化物硬掩蔽層、多晶硅、柵氧化層和硅襯底(c) 氧化物CVD；(d) 氧化物CMP；(e) 去除氮化物硬掩蔽層20阱區(qū)形成? 單阱– 早期CMOS集成電路只需要一個單阱，N阱或P阱? 自對準(zhǔn)雙阱– 雙阱結(jié)構(gòu)有較好的襯底控制，可使集成電路設(shè)計(jì)者有更多的設(shè)計(jì)自由度– 自對準(zhǔn)雙阱可以節(jié)省一道光刻工藝– 自對準(zhǔn)雙阱工藝形成的P阱和N阱不在同一個水平面，影響光刻解析度? 雙阱– 雙光刻雙阱普遍用于先進(jìn)CMOS集成電路芯片制造阱區(qū)形成22N阱工藝流程N(yùn)阱工藝流程示意圖23具有P阱和N阱的CMOS具有P阱(a)和N阱(b)的CMOS示意圖24自對準(zhǔn)雙阱工藝流程自對準(zhǔn)雙阱工藝流程示意圖25雙光刻雙阱工藝流程雙光刻雙阱工藝流程示意圖26雙光刻雙阱工藝流程雙光刻雙阱工藝流程示意圖（續(xù)）27晶體管制造? 金屬柵工藝– 擴(kuò)散工藝形成源/漏極，刻蝕工藝形成柵極區(qū)域? 自對準(zhǔn)柵工藝– 離子注入和加熱退火工藝? 低摻雜漏極 (LDD)– 低能量、低電流的離子注入– 低摻雜漏極(LDD)或源/漏擴(kuò)展(SDE)技術(shù)用于抑制熱電子效應(yīng)? 閾值電壓調(diào)整工藝– 低能量、低電流的離子注入? 抗穿通工藝– 穿通效應(yīng)：源/漏極的耗盡區(qū)在柵與襯底偏壓下相互連接– 抗穿通離子注入（中能量、低電流）、大傾角離子注入（低能量、低電流）晶體管制造29NMOS晶體管自對準(zhǔn)柵NMOS晶體管自對準(zhǔn)柵示意圖30MOS晶體管熱電子效應(yīng)MOS晶體管熱電子效應(yīng)柵極寬度<2μm時，源/漏極偏壓導(dǎo)致的電場加速電子使其隧道穿通柵氧化層31MOS晶體管LDDMOS晶體管LDD示意圖32具有LDD的MOS晶體管工藝具有LDD的MOS晶體管工藝流程33閾值電壓調(diào)整工藝閾值電壓調(diào)整工藝流程34抗穿通離子注入工藝抗穿通離子注入工藝35大傾角離子注入工藝大傾角離子注入工藝36金屬高𝑘柵MOS? 先柵HKMG工藝– 與后柵HKMG工藝相比，工藝步驟減少，總成本降低– 高𝑘和金屬材料必須能夠持續(xù)高溫退火過程? 后柵HKMG工藝– 與先柵HKMG工藝相比，有更多的工藝步驟– HKMG在源/漏極和硅化物退火后形成，材料選擇范圍更廣泛– 通過去除虛柵增加溝道應(yīng)變，通過選擇性外延形成源/漏極? 混合型HKMG工藝– 混合了先柵和后柵的綜合工藝– NMOS先柵、PMOS后柵金屬高𝑘柵MOS38先柵HKMG工藝流程先柵HKMG工藝流程示意圖39后柵HKMG工藝流程后柵HKMG工藝流程示意圖40后柵HKMG工藝流程后柵HKMG工藝流程示意圖（續(xù)）41混合型HKMG工藝具有NMOS先柵和PMOS后柵的混合型CMOS示意圖42互連技術(shù)? 局部互連– 相鄰晶體管的互連，多晶硅或多晶硅硅化物? 硅化鎢、鎢、氮化鎢、硅化鈦、硅化鈷、硅化鎳? 早期互連技術(shù)– 氧化物CVD、氧化物刻蝕、金屬PVD、金屬刻蝕? 鋁合金多層互連– 電介質(zhì)CVD、電介質(zhì)平坦化、電介質(zhì)刻蝕、鎢CVD、大量鎢去除、金屬疊層PVD、金屬刻蝕? 銅互連– 雙鑲嵌工藝，需要兩次電介質(zhì)刻蝕，不需要金屬刻蝕– 銅和低𝑘電介質(zhì)互連互連技術(shù)44鎢硅化物柵和局部互連工藝鎢硅化物柵和局部互連工藝流程示意圖45鎳硅化物工藝流程鎳硅化物工藝流程示意圖46鎢局部互連工藝鎢局部互連工藝流程47鎢局部互連工藝鎢局部互連工藝流程（續(xù)）48早期鋁互連工藝流程早期鋁互連工藝流程示意圖49早期鋁互連工藝流程早期鋁互連工藝流程示意圖（續(xù)）50鋁合金互連工藝流程鋁合金互連工藝流程示意圖51鋁合金互連工藝流程鋁合金互連工藝流程示意圖（續(xù)）52CMOS金屬1銅互連工藝流程CMOS金屬1銅互連工藝流程示意圖53CMOS金屬1銅互連工藝流程CMOS金屬1銅互連工藝流程示意圖（續(xù)）54先通孔銅和低𝑘連線工藝流程先通孔銅和低𝑘連線工藝流程示意圖55先通孔銅和低𝑘連線工藝流程先通孔銅和低𝑘連線工藝流程示意圖（續(xù)）56銅/ULK和先溝槽連線工藝流程銅/ULK和先溝槽連線工藝流程示意圖57銅/ULK和先溝槽連線工藝流程銅/ULK和先溝槽連線工藝流程示意圖（續(xù)）58鈍化鈍化工藝流程鈍化工藝流程示意圖(a) 金屬退火；(b) PECVD氧化和氮化；(c) 連接墊光刻和顯影(d) 氧化、氮化和TiN刻蝕；(e) 去光刻膠60本章結(jié)束。