《EDA技術(shù)》項(xiàng)目設(shè)計(jì)報(bào)告題目：基于FPGA的六層電梯控制器 學(xué) 院：電子與信息工程學(xué)院 專 業(yè)：電子信息科學(xué)與技術(shù) 姓 名： X X X 班 級(jí)： 14電信本（2）班 學(xué) 號(hào)： 140919022 指導(dǎo)老師： X X X 二〇一六年十二月1、 緒論 2 1.1電梯控制器的發(fā)展現(xiàn)狀 2 1.2本次設(shè)計(jì)的主要內(nèi)容 3 1.3設(shè)計(jì)原理與思路 4 1.4硬件設(shè)計(jì) 4 1.5軟件設(shè)計(jì) 52、 FPGA 硬件結(jié)構(gòu)知識(shí) 6 2.1 FPGA 概述 6 2.2 FPGA 體系結(jié)構(gòu) 6 2.3 FPGA 常用芯片介紹 73、VHDL 硬件描述語言 7 3.1 VHDL 語言特點(diǎn) 7 3.2 狀態(tài)機(jī)的VHDL 實(shí)現(xiàn) 84、電梯控制器的工作原理 85、電梯控制系統(tǒng)的設(shè)計(jì)內(nèi)容 9 5.1 時(shí)鐘分頻模塊 9 5.2 按鍵處理模塊 11 5.3 電梯運(yùn)行控制模塊 13 5.4 數(shù)碼管顯示模塊 19 5.5 電梯超重控制可行性分析 206、 電梯控制器頂層圖形 217、 總結(jié) 231、 緒論1.1電梯控制器的發(fā)展現(xiàn)狀國家規(guī)定超過六樓以上的樓層必須按要求安裝電梯，而且隨著超高層建筑的出現(xiàn)，電梯的應(yīng)用越來越來廣泛了，與此同時(shí)，對電梯的要求也越來越高了。

目前，電梯的設(shè)計(jì)、工藝不斷提高，電梯的品種也逐漸增多，電梯的材質(zhì)由黑白到彩色，樣式由直式到斜式，在操縱控制方面更是步步出新：手柄開關(guān)操縱、按鈕控制、信號(hào)控制、集選控制、人機(jī)對話等；多臺(tái)電梯還出現(xiàn)了并聯(lián)控制、智能群控；雙層轎箱電梯展示出節(jié)省井道空間，提升運(yùn)輸能力的優(yōu)勢，變速式自動(dòng)人行道扶梯大大節(jié)省了行人的時(shí)間；不同外形的電梯則使身處其中的乘客的視線不再封閉電梯的結(jié)構(gòu)分為：四大空間，八大系統(tǒng)；四大空間：機(jī)房部分、井道及地坑部分、轎廂部分、層站部分；八大系統(tǒng)：曳引系統(tǒng)、導(dǎo)向系統(tǒng)、轎廂、門系統(tǒng)、重量平衡系統(tǒng)、電力拖動(dòng)系統(tǒng)、電氣控制系統(tǒng)、安全保護(hù)系統(tǒng)；電梯的功能結(jié)構(gòu)決定電梯的八大應(yīng)用技術(shù)：1) 全數(shù)字識(shí)別乘客技術(shù)（所有乘客進(jìn)入電梯前進(jìn)行識(shí)別，其中包括眼球識(shí)別、指紋識(shí)別）2) 數(shù)字智能型安全控制技術(shù)（通過乘客識(shí)別系統(tǒng)或者IC 卡以及數(shù)碼監(jiān)控設(shè)備，拒絕外來人員進(jìn)入）3) 第四代無機(jī)房電梯技術(shù)（主機(jī)必須與導(dǎo)軌和轎廂分離，完全沒有共振共鳴，速度可以達(dá)到2.0M/S 以上，最高可以使用在30 層以上4) 雙向安全保護(hù)技術(shù)（雙向安全鉗、雙向限速器，在歐洲必須使用，中國正在被普遍使用）5) 快速安裝技術(shù)（改變過去的電梯安裝方法，能夠快速組裝）6) 節(jié)能技術(shù)（采用節(jié)能技術(shù)，使電梯更節(jié)約能源）7) 數(shù)字監(jiān)控技術(shù)（完全采用計(jì)算機(jī)進(jìn)行電梯監(jiān)控與控制）8) 無線遠(yuǎn)程控制及報(bào)警裝置（當(dāng)電梯產(chǎn)生故障時(shí)，電梯可以通過無線裝置給手機(jī)發(fā)送故障信息，并通過手機(jī)發(fā)送信號(hào)對電梯進(jìn)行簡單控制。

本次設(shè)計(jì)主要是控制電梯的運(yùn)行模式和狀態(tài)，對信號(hào)進(jìn)行處理的模塊，重點(diǎn)在對響應(yīng)的信號(hào)進(jìn)行處理，并將處理結(jié)果反饋給對應(yīng)功能的控制端口，實(shí)現(xiàn)對電梯運(yùn)行的全面控制1.2本次設(shè)計(jì)的主要內(nèi)容隨著可編程邏輯電路和EDA 技術(shù)的發(fā)展，在邏輯電路設(shè)計(jì)和嵌入式系統(tǒng)設(shè)計(jì)方面，以CPLD/FPGA 為代表的可編程邏輯器件已經(jīng)逐步代替了傳統(tǒng)的標(biāo)準(zhǔn)邏輯器件；本次設(shè)計(jì)的電梯控制器所有的程序可以集成在一個(gè)FPGA 開發(fā)芯片上面，不用在用其他功能的分立邏輯元件，達(dá)到集成度高、響應(yīng)快、功耗低的特點(diǎn)本次設(shè)計(jì)是基于 FPGA 的電梯控制器的研究，是電梯控制的核心技術(shù)，通過電梯控制器可以對電梯運(yùn)行模式和狀態(tài)進(jìn)行全面的控制，這也是次設(shè)計(jì)的研究重要性；電梯的層數(shù)為6 層，本次設(shè)計(jì)采用模塊化設(shè)計(jì)，主要分為四大模塊：時(shí)鐘分頻模塊、按鍵處理模塊、電梯運(yùn)行控制模塊、數(shù)碼管顯示模塊由于 FPGA 技術(shù)近些年來蓬勃發(fā)展，而且在很多領(lǐng)域已經(jīng)應(yīng)用的十分成熟，用FPGA 可以實(shí)現(xiàn)對電梯精確、實(shí)時(shí)性控制，而且用于FPGA 開發(fā)的芯片都是一些微處理器芯片，便于集成和智能化設(shè)計(jì)，而且大大縮短了開發(fā)周期1.3設(shè)計(jì)原理與思路本次設(shè)計(jì)是實(shí)現(xiàn) 6 層電梯的運(yùn)行控制，當(dāng)在某一樓層按下上升或者下降請求按鈕時(shí)，控制器響應(yīng)該請求并控制電梯前往該樓層，當(dāng)?shù)竭_(dá)該樓層時(shí)電梯開門，當(dāng)進(jìn)入電梯后，電梯關(guān)門，此時(shí)按下要到達(dá)的樓層按鈕，控制器響應(yīng)該請求并控制電梯前往該樓層，當(dāng)?shù)竭_(dá)前往樓層后，電梯開門，走出電梯，然后關(guān)門......，就這樣往復(fù)的實(shí)現(xiàn)電梯的控制功能。

電梯運(yùn)行時(shí)遵循如下規(guī)則：當(dāng)電梯處于上升模式時(shí)，只響應(yīng)比電梯所在位置高的上樓信號(hào)，由下至上依次執(zhí)行；直到最后一個(gè)上樓請求執(zhí)行完畢，如有更高層有下樓請求時(shí)，則直接升到有下降請求的最高樓，然后進(jìn)入下降模式，電梯處于下降模式時(shí)，則與上升相反電梯的輸入信號(hào)主要包括外部輸入信號(hào)和內(nèi)部輸入信號(hào)；對于電梯外部輸入信號(hào)：每一層電梯門外都有上升請求和下降請求按鈕，其中一樓電梯門外只有上升請求按鈕，六樓電梯門外只有下降請求按鈕對于電梯內(nèi)部輸入信號(hào)主要有：6 個(gè)前往樓層的按鈕、提前關(guān)門按鈕、延時(shí)關(guān)門按鈕、電梯異常按鈕電梯輸出信號(hào)也主要包括外部輸出信號(hào)和內(nèi)部輸出信號(hào)；對于電梯外部輸出信號(hào)包括上升請求按鈕和下降按鈕指示信號(hào)、電梯當(dāng)前所在樓層指示信號(hào)、電梯運(yùn)行方向指示信號(hào)電梯內(nèi)部輸出信號(hào)包括6 個(gè)前往樓層按鈕指示信號(hào)、超重等警告指示信號(hào)、電梯當(dāng)前所在樓層指示信號(hào)、電梯運(yùn)行方面指示信號(hào)1.4硬件設(shè)計(jì)本次設(shè)計(jì)主要是通過 Altera 公司生產(chǎn)的CycloneIII這一款芯片進(jìn)行功能的實(shí)現(xiàn)，CycloneIII 器件采用TSMC90nm 低K 絕緣材料工藝技術(shù)，這種技術(shù)結(jié)合Altera 低成本的設(shè)計(jì)方式，使之能夠在更低的成本下制造出更大容量的器件。

這種新的器件比第一代Cyclone 產(chǎn)品具有兩倍多的I/O 引腳，且對可編程邏輯的存儲(chǔ)塊和其它特性進(jìn)行了最優(yōu)的組合，具有許多新的增強(qiáng)特性CycloneIII 器件包含了許多新的特性，如嵌入存儲(chǔ)器、嵌入乘法器、PLL 和低成本的封裝，這些都為諸如視頻顯示、數(shù)字電視(DTV)、機(jī)頂盒(STB)、DVD 播放器、DSL調(diào)制解調(diào)器、家用網(wǎng)關(guān)和中低端路由器等批量應(yīng)用進(jìn)行了優(yōu)化在EDA 設(shè)計(jì)的開發(fā)板上面，支持SOPC 片上可編程，在CycloneIII 芯片旁邊外圍有按鍵模塊、液晶顯示模塊、LED 指示燈等，通過QuartusⅡ平臺(tái)將硬件描述語言下載至該芯片中，然后進(jìn)行程序的調(diào)試、運(yùn)行并進(jìn)行功能的實(shí)現(xiàn)1.5軟件設(shè)計(jì)Altera 的FPGA 設(shè)計(jì)主要采用兩種標(biāo)準(zhǔn)語言：VHDL/Verilog HDL其中VerilogHDL 出現(xiàn)早，運(yùn)用廣泛，而且比較簡單，在NIOS 項(xiàng)目里運(yùn)用較多；而VHDL 語言功能強(qiáng)大，語句相對要復(fù)雜一些，所以對于現(xiàn)在一些復(fù)雜的可編程項(xiàng)目多采用VHDL語言編寫VHDL（Very-High-Speed Integrated Circuit Hardware Description Language）主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。

除了含有許多具有硬件特征的語句外，VHDL 的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語言VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分、端口)和內(nèi)部（或稱不可視部分），涉及實(shí)體的內(nèi)部功能和算法完成部分在對一個(gè)設(shè)計(jì)實(shí)體定義了外部界面，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體如下圖4-1 是VHDL 的層次模型：圖 4-1 具有不同構(gòu)造體的VHDL 模型VHDL 語言具有強(qiáng)大的語言結(jié)構(gòu)，只需采用簡單明確的VHDL 語言程序就可以描述十分復(fù)雜的硬件電路同時(shí)，它還具有多層次的電路設(shè)計(jì)描述功能：既支持自頂向下的設(shè)計(jì)方式，也支持自底向上的設(shè)計(jì)方法；既支持模塊化設(shè)計(jì)方法， 也支持層次化設(shè)計(jì)方法；既可描述系統(tǒng)級(jí)電路，也可以描述門級(jí)電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式VHDL 語言具有很強(qiáng)的移植能力，對于同一個(gè)硬件電路的VHDL 語言描述，它可以從一個(gè)模擬器移植到另一個(gè)模擬器上、從一個(gè)綜合器移植到另一個(gè)綜合器上或者從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)上去執(zhí)行。

VHDL 語言采用基于庫 ( library) 的設(shè)計(jì)方法在設(shè)計(jì)過程中，設(shè)計(jì)人員可以建立各種可再次利用的模塊，一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門級(jí)電路開始一步步地進(jìn)行設(shè)計(jì)，而是一些模塊的累加，這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放在庫中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用本次設(shè)計(jì)主要是運(yùn)用 VHDL 語言進(jìn)行程序的編寫，采用自頂向下、模塊化設(shè)計(jì)方法按照要求可以分為：時(shí)鐘分頻模塊、按鍵處理模塊、電梯運(yùn)行控制模塊、數(shù)碼管顯示模塊；分別設(shè)計(jì)出這四個(gè)模塊之后，進(jìn)行調(diào)試、運(yùn)行、功能仿真和時(shí)序分析，然后將生產(chǎn)的模塊圖在原理圖編輯器中連接起來，組成完整的電梯控制器2、 FPGA 硬件結(jié)構(gòu)知識(shí)2.1 FPGA 概述FPGA（Field Programmable Gate Arry）即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)；FPGA 采用了邏輯單元陣列LCA（Logic Cell Array）這樣一3個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸入輸出模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。

2.2 FPGA 體系結(jié)構(gòu)FPGA 采用邏輯單元陣列（LCA，Logic Cell Array）新概念，內(nèi)部包括可配置邏輯模塊（CLB，Configurable Logic Block）、輸入輸出模塊（IOB，Input Output Block）和內(nèi)部互連資源（IR，Interconnect Resources）三部分組成 1) 可配置邏輯塊（CLB，Configurable Logic Block）是FPGA 的主要組成部分，主要是由邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器等電路組成2) 輸入輸出模塊（IOB，Input Output Block）提供了器件引腳和內(nèi)部邏輯陣列之間的連接，主要是由輸入觸發(fā)器、輸入緩沖器和輸出觸發(fā)、鎖存器、輸出緩沖器組成3) 可編程互連資源（IR，Interconnect Resources）可以將FPGA 內(nèi)部的CLB 和CLB 之間、CLB 和IOB 之間連接起來，構(gòu)成各種具有復(fù)雜功能的系統(tǒng)，IR主要由許多金屬線段構(gòu)成，這些金屬線段帶有可編程開關(guān)，通過自動(dòng)布線實(shí)現(xiàn)各種電路的連接2.3 FPGA 常用芯片介紹目前世界上有很多生產(chǎn)FPGA 芯片的公司，常用的主要有：Altera、XIlinx、Lattice和Actel，其中Altera 和XIlinx 占據(jù)主流市場。

1) Altera 的主流FPGA 分為兩大類：一種是側(cè)重低成本、容量中等、性能可以滿足一般邏輯設(shè)計(jì)要求的，如Cyclone 系列；另一種是側(cè)重高性能、容量大、性能可以滿足各類高端應(yīng)用，如Stratix 系列2) XIlinx 是FPGA發(fā)明者，是老牌PLD，產(chǎn)品的種類較全，主要有：XC9500/4000、Cool Runner（XPLA3）、Spartan、Virtex 等系列3) Lattice 是在系統(tǒng)編程（ISP）技。